Description
Apresento um novo design para um somador de 1 bit com estilo de design hbrido-CMOS. A minha abordagem permite obter operaes de baixo consumo em tecnologia de 90nm. O estilo de conceo hbrido-CMOS utiliza vrios circuitos de estilo CMOS Iogic para construir novos somadores completos com as especificaes desejadas. O novo circuito SERF- full adder (FA) optimizado para um funcionamento de ultra baixo consumo baseia-se em portas XOR modificadas com clock gating para minimizar o consumo de energia. Alm disso, generaliza as sadas de balano total em simultneo. O novo circuito de somador completo funciona com sucesso a baixas tenses com excelente integridade de sinal. O novo somador apresentou melhores mtricas de potncia e atraso em comparao com os somadores completos padro. Para avaliar o desempenho do novo somador completo num circuito real, realizmos compressores 4-2,5-2,5-3,7-2,11-2,15-4,31-5 que so basicamente utilizados em mdulos multiplicadores de filtros DSP. So apresentados resultados simulados utilizando a tecnologia CMOS de 90nm padro. Os resultados da simulao mostram uma reduo de 5% – 20% na potncia e no atraso para a frequncia de 50MHz e tenses de alimentao de 1,1 v.
